

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 08-076753
(43)Date of publication of application : 22.03.1996

(51)Int.Cl. G10H 1/16


(21)Application number : 06-208327 (71)Applicant : KORUGU:KK
(22)Date of filing : 01.09.1994 (72)Inventor : MORI YASUHIKO

(54) DISTORTION ADDITION DEVICE

(57)Abstract:

PURPOSE: To easily obtain various distortion characteristics and to vary a tone color continuously by constituting a distortion adding device to add distortion using non-linearity of a collector current characteristic of a transistor.

CONSTITUTION: The distortion addition device 1 is constituted of a transistor 6 and an operational amplifier 4. In such a case, e.g. an NPN transistor is used as the transistor 6, and a collector of the transistor 6 is connected to a signal source 2, and the emitter of the transistor 6 is connected to the input point A of the operational amplifier 4. Further, a buffer amplifier 7 is connected to the output side of the operational amplifier 4, and the output of the buffer amplifier 7 is taken out to an output terminal 5 through a DC blocking capacitor 8. In such a manner, the distortion is added to a signal by using the non-linearity of positive and negative around the zero point vicinity of the collector current characteristic of the transistor 6. Then, the collector characterisitic of the transistor 6 is varied by varying a base current.



LEGAL STATUS

[Date of request for examination] 28.06.2001
[Date of sending the examiner's decision of rejection]
[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]
[Date of final disposal for application]
[Patent number]
[Date of registration]
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平 8 - 7 6 7 5 3

(43) 公開日 平成 8 年 (1996) 3 月 22 日

(51) Int. Cl.
G10H 1/16

識別記号

庁内整理番号

F I

技術表示箇所

審査請求 未請求 請求項の数 4 O L (全 6 頁)

(21) 出願番号 特願平 6 - 2 0 8 3 2 7

(22) 出願日 平成 6 年 (1994) 9 月 1 日

(71) 出願人 0 0 0 1 3 0 3 2 9

株式会社コルグ

東京都杉並区下高井戸 1 丁目 1 5 番 1 2 号

(72) 発明者 森 泰彦

東京都杉並区下高井戸 1 丁目 1 5 番 1 2 号

株式会社コルグ内

(74) 代理人 弁理士 草野 卓 (外 1 名)

(54) 【発明の名称】 歪み付加装置

(57) 【要約】

【目的】 電気・電子楽器から出力される楽音信号に望みの歪みを付加して任意の音色を得ることができる歪み付加装置を提供する。

【構成】 信号源 2 と演算増幅器 4 の入力点 A との間にトランジスタ 6 を直列又は並列接続し、このトランジスタのコレクタ電流特性のゼロ点附近の非直線特性を利用して信号に歪みを付加し、その歪み特性をトランジスタのベース電流を制御して変化させるように構成した。




図 1

【特許請求の範囲】

【請求項 1】 トランジスタのコレクタ電流特性のゼロ点近傍を中心とする正と負の非直線性を利用して信号に歪みを付加することを特徴とする歪み付加装置。

【請求項 2】 請求項 1 記載のトランジスタのベース電流を調整してコレクタ電流特性の非直線性を制御し、信号に与える歪みを変化させることができる構成としたことを特徴とする歪み付加装置。

【請求項 3】 信号源と演算増幅器の入力点との間にトランジスタのコレクターエミッタを直列（又は並列）に接続し、信号源から上記演算増幅器の入力点に流れ込む信号電流に上記トランジスタのコレクタ電流特性の非直線性に従って歪みを与える構成としたことを特徴とする歪み付加装置。

【請求項 4】 演算増幅器の帰還回路に並列にトランジスタのコレクターエミッタを並列（又は直列）接続し、演算増幅器の帰還電流にトランジスタのコレクタ電流特性の非直線性を与え増幅信号に歪みを付加することを特徴とする歪み付加装置。

【発明の詳細な説明】

【 0 0 0 1 】

【産業上の利用分野】 この発明は各種の電気楽器、電子楽器の音に歪みを与え、歪みを付加することによって楽器音の音色を制御すること等に利用する歪み付加装置に関する。

【 0 0 0 2 】

【従来の技術】 従来より、エレキギター、オルガン等の各種の電気・電子楽器の出力側に歪み付加装置を接続し、この歪み付加装置により歪みを付加し倍音を増すことにより、音色や音楽表現を豊かにする方法が種々行われている。歪み付加装置としては例えばエレキギター用のディストーション回路、エキサイタ回路、コンプレッサ回路、リミッタ回路、或は真空管アンプの歪特性を応用したチューブディストーション回路等があげられる。これらの回路は各種の電気・電子楽器のエフェクタとして用いられ、それぞれの回路によって楽器の音の個性を変化させることに利用されている。

【 0 0 0 3 】 図 1 5 乃至図 1 7 に従来の歪み付加装置を示す。図中 1 は歪み付加装置、2 はこの歪み付加装置 1 に信号を入力する信号源を示す、歪み付加装置 1 は図 1 5 の例では信号路に並列に接続したダイオードの逆並列回路 3 と演算増幅器 4 とによって構成した場合を示す。つまり図 1 5 の例では信号源 2 から演算増幅器 4 に流し込む電流をダイオードの逆並列回路 3 に分流させ、ダイオードの整流特性の非直線性により分流する電流を非線形化し、この分流電流の非線形化によって演算増幅器 4 に入力される信号電流に歪みを与え、この歪みが与えられた信号電流を増幅して出力端子 5 に歪みが付加された増幅信号を出力する構成とされている。

【 0 0 0 4 】 図 1 6 はダイオードの逆並列回路 3 の構造

を一方のダイオードの本数を複数本とし、正側と負側の非直線特性を異ならせる構造とした場合を示す。図 1 7 はダイオード D を信号路に直列接続し、半波整流特性により信号に非直線化歪みを与える構造とした場合を示す。その他特に図示しないが全波整流回路によって信号電流に非直線化歪みを与える構造とする場合もある。また乗算回路を用いて歪みを付加する場合もある。

【 0 0 0 5 】

【発明が解決しようとする課題】 図 1 5 乃至図 1 7 に示した従来の歪み付加装置の構造によれば歪み特性を自由に調整することができない不都合がある。つまり歪み特性を変化させるには逆並列接続されたダイオード或は半波整流回路又は全波整流回路を構成するダイオードを特性の異なるダイオードに交換しなければならない。このため歪み特性を各種得たい場合には特性の異なるダイオードにより、複数の逆並列回路、或は半波整流回路、全波整流回路を用意しておき、これら複数の回路をスイッチによって切替えることにより各種の歪み特性を得るように構成しなければならなかった。

【 0 0 0 6 】 このため多くの種類の歪みを得たい場合には部品の数が多く必要とし、コストが掛る欠点がある。また部品の切替によって歪み特性を切替る構造のため歪み特性を連続的に変化させることができない。また、所望の歪み特性を得るにはその歪み特性を得るに適した特性を持つダイオードを選定しなければならないから、ダイオードの選定に手間が掛る欠点がある。

【 0 0 0 7 】 この発明の目的は簡単な構成によって歪み特性を任意に変更させることができる歪み付加装置を提供しようとするものである。

【 0 0 0 8 】

【課題を解決するための手段】 この発明ではトランジスタのコレクタ電流特性のゼロ点近傍を中心とする正と負の非直線性を利用して信号に歪みを付加する構成としたものである。トランジスタのコレクタ電流特性はベース電流を変えることによって変化させることができる。この結果、トランジスタのベースに与える電流を適宜に調整することにより歪み特性を変えることができるため、目的の歪み特性を容易に得ることができる利点を得られる。

【 0 0 0 9 】

【実施例】 図 1 にこの発明の一実施例を示す。図中 1 は歪み付加装置、2 は信号源を示す。この発明による歪み付加装置 1 はトランジスタ 6 と、演算増幅器 4 とによって構成する。図 1 の例ではトランジスタ 6 として NPN 型トランジスタを用い、トランジスタ 6 のコレクタを信号源 2 に接続し、トランジスタ 6 のエミッタを演算増幅器 4 の入力点 A に接続した場合を示す。また、演算増幅器 4 の出力側にバッファ増幅器 7 を接続し、バッファ増幅器 7 の出力を直流阻止コンデンサ 8 を介して出力端子 5 に取出す構造とした場合を示す。

3

【0010】トランジスタ6のベースには電流調整用抵抗器9を通じて正極のバイアス電圧 V_1 を供給する。演算増幅器4の入力点Aは反転入力端子とされ、その反転入力端子に帰還抵抗器11を通じて出力側から帰還信号を負帰還させる。信号源2は直流電圧を含まない微小な振幅の信号を出力するものとする。これと共に演算増幅器4の入力点Aの電圧も負帰還動作により共通電位と同電位に維持される。この結果トランジスタ6のコレクタ-エミッタ間には信号源2から出力される信号の電圧だけが与えられる。この状態ではトランジスタ6は図2に示すコレクタ電流特性のゼロ点近傍の非直線領域Bで動作することになる。

【0011】この非直線領域Bにおいて信号源2から出力される信号のレベルが微小値であることから、トランジスタ6はコレクタ電流特性のゼロ点を中心に信号源2から与えられる信号の振幅に従ってエミッタ電流（コレクタ電流とほぼ等しい）を入力点Aに供給することになる。ここで電流調整用抵抗器9の抵抗値を調整し、トランジスタ6のベースに供給するベース電流 I_1 を I_{11} から I_{1n} （ $I_{11} > I_{12} > I_{13} > I_{14} > I_{15}$ ）まで変化させたとき、入力信号のレベル V_{11} と出力端子5に出力される出力信号のレベル V_{1n} が $V_{11} = V_{1n}$ となるように帰還抵抗器11の抵抗値 R_1 を調整した場合、ベース電流 I_1 が充分大きい I_{11} の場合には図3に示すようにほぼ直線特性を呈するが、ベース電流 I_1 を徐々に小さくしていくと、正の領域において、コレクタ電流が定電流特性を示し始めるため、歪みが多くなる。

【0012】負の領域においては増幅率 H_{11} が小さいため、コレクタ電流特性の負側の特性は変化が少ない。このように正側と負側で異なる特性を非直線特性として考えると、負の歪み特性は比較的なめらかであるのに対し、正側の歪みはするどく多くの倍音を含む特性と言える。正と負の歪み特性に差がある場合には、多くの偶数次倍音を発生させることができる。また、正負対称の歪みの場合は奇数次の倍音を発生させることができる。従ってベース電流 I_1 を調整することにより、歪み具合を制御することができ、好みの音色の歪みに調整することができる。

【0013】図4乃至図14はこの発明の変形実施例を示す。図4乃至図7に示す実施例では単一のトランジスタ6を信号源2と演算増幅器4の入力点Aとの間に直列接続した実施例を示す。図4ではNPN型トランジスタを用いた場合を示す。図5はNPN型トランジスタ6のエミッタを信号源2側に接続し、コレクタを演算増幅器4の入力点Aに接続した場合を示す。図6はトランジスタ6としてPNP型トランジスタを用いた場合を示す。この場合にはトランジスタ6のベースには負のバイアス電圧 $-V_1$ を供給する。図7はトランジスタ6と演算増幅器4の入力点Aとトランジスタ6のエミッタとの間に直流阻止用コンデンサ12を接続した場合を示す。この

4

電流阻止コンデンサ12を接続することによってベース電流 I_1 が入力点Aに流れ込むことを阻止することができる。よってベース電流 I_1 を調整して音色を調整する場合に、演算増幅器4の直流出力電圧が変動することを阻止することができる。

【0014】図8はトランジスタ6を2本直列接続した場合を示す。このように複数のトランジスタ6を接続することにより歪みの変化量を大きく得ることができる。図9はNPN型トランジスタ6を逆並列接続した場合を示す。この場合も歪みの変化量を大きく得ることができる。図10はトランジスタ6を信号路に対して並列接続した場合を示す。このように並列接続した場合にも演算増幅器4の入力点Aに入力される信号にトランジスタ6のコレクタ電流特性の非直線特性によって発生する歪みを与えることができる。図11と図12はトランジスタ6を直列接続と並列接続を併用した場合を示す。図11の場合は並列接続したトランジスタのエミッタを入力点Aに接続し、コレクタを共通電位点に接続した場合を示す。

【0015】図12では並列接続したトランジスタ6のエミッタを共通電位点に接続し、コレクタを入力点Aに接続した場合を示す。図13は信号路に対して並列接続するトランジスタを信号源2側に接続した場合を示す。図14は演算増幅器4の帰還回路に並列にトランジスタ6を接続した場合を示す。このように演算増幅器4の帰還回路にトランジスタ6を接続しても信号に歪みを付加することができる。この場合も使用するトランジスタはNPNでもPNPでも何れでもよい。また帰還抵抗器11にトランジスタ6を直列に接続してもよい。

【0016】

【発明の効果】以上説明したように、この発明によればトランジスタのコレクタ電流特性の非直線性を利用して歪みを付加する構成としたから、トランジスタのコレクタ電流特性はベース電流によって簡単に変更させることができる。よってベース電流を調整することにより容易に各種の歪み特性を得ることができるから、音色を連続的に変化させることができる歪み付加装置を提供することができる利点が得られる。

【図面の簡単な説明】

【図1】この発明の一実施例を説明するための接続図。

【図2】この発明に用いるトランジスタのコレクタ電流特性を説明するためのグラフ。

【図3】図1に示した実施例の動作を説明するためのグラフ。

【図4】この発明の変形実施例を説明するための接続図。

【図5】この発明の変形実施例を説明するための接続図。

【図6】この発明の変形実施例を説明するための接続図。

10

20

30

40

50

【図 7】この発明の変形実施例を説明するための接続図。

【図 8】この発明の変形実施例を説明するための接続図。

【図 9】この発明の変形実施例を説明するための接続図。

【図 10】この発明の変形実施例を説明するための接続図。

【図 11】この発明の変形実施例を説明するための接続図。

【図 12】この発明の変形実施例を説明するための接続図。

【図 13】この発明の変形実施例を説明するための接続図。

図。

【図 14】この発明の変形実施例を説明するための接続図。

【図 15】従来の技術を説明するための接続図。

【図 16】従来の技術を説明するための接続図。

【図 17】従来の技術を説明するための接続図。

【符号の説明】

- 1 歪み付加装置
- 2 信号源
- 4 演算増幅器
- 5 出力端子
- 6 トランジスタ

【図 1】




図 1

【図 2】




図 2

【図 3】




図 3

【図 4】




図 4

【図 5】




図 5

【図 8】




図 8

【 図 6 】




図 6

【 図 7 】




図 7

【 図 13 】




図 13

【 図 9 】




図 9

【 図 10 】




図 10

【 図 11 】




図 11

【 図 12 】




図 12

【 図 14 】




図 14

【 図 16 】




図 16

【図 15】




図 15

【図 17】




図 17